Realizzazione di un DAC a resistori pesati
Esercitazione di laboratorio di Elettronica: realizzazione di un DAC a resistori pesati (4 pagine formato doc)
Le resistenze: le resistenze che noi abbiamo usato sono state scelte con un criterio ben preciso che determina il fatto che a partire dalla più piccola alla più grande tutte dovrebbero essere doppio della precedente, ma per ovvi motivi relativi ai valori presenti in commercio i valori non sono proprio l’uno il doppio dell’altro ma valori che si avvicinano: 6.7 , 11.9 ,26.7 e 46.7 .
I valori infatti tendono ad indicare il doppio della precedente resistenza ma con un serio margine di errore. 1. Analisi del problema
a) obiettivi:Realizzare un convertitore digitale analogico a resistori pesati
descrizione: Il circuito è composto da una rete di resistenze, da un convertitore cor-rente/tensione realizzato con un amplificatore operazionale e da alcuni deviatori. I deviatori sono utili nel nostro caso per descrivere il comportamento del circuito. Nella realtà al posto dei deviatori c’è una rete digitale che fornisce in uscita i livelli di tensione alti e bassi (corrispondenti ai valori logici 1 e 0).
Il numero di resistenze e di deviatori è pari al numero di bit del DAC. Il deviatore consente di collegare la resistenza a massa se il bit vale 0 o al potenziale di riferimento Vr se il bit vale 1. Di conseguenza in ogni resi-stenza c’è un passaggio di corrente soltanto se il bit associato vale 1 in modo da avere una differenza di potenziale pari a Vr ai capi della stessa resistenza. In caso di bit 0 i due morsetti della resistenza sono a massa e quindi non ci può essere passaggio di corrente.
La corrente che circola in ogni resistenza deve essere tale da dare ad ogni bit il proprio peso in funzione della sua posizione, secondo il principio della conversione. Il valore della corrente deve essere maggiore per il bit più significativo (MSB) per poi diminuire per i bit meno significativi. Si procede dunque collegando al MSB la resistenza minore e raddoppiandone il valore per il bit successivo fino al LSB per il quale la resistenza è 2n-1 volte maggiore rispetto alla prima.
Nel nostro casso però la situazione è stata alterata dal mancato corretto funzionamento degli switch che hanno compromesso la regolare esecuzione della esercitazione è ci siamo visti costretti ad operare mediante uno swithc rudimentale dove ad ogni misura collegavamo la resistenza desidera a massa in modo da avere la combinazione desiderata desiderata.